Les cœurs de processeurs AMD Big & Little apparaissent dans le dernier brevet, à venir sur les processeurs et APU Ryzen de nouvelle génération
Français
Un nouveau brevet AMD a été découvert qui parle de l’architecture hybride composée de cœurs Big et Little qui devraient figurer sur les processeurs et APU Ryzen de nouvelle génération. Il y a eu des rumeurs selon lesquelles AMD allait passer à une architecture hybride avec ses puces de nouvelle génération, quelque chose que nous obtiendrons avec Intel plus tard cette année, et le brevet “Task Transition” semble plus ou moins le confirmer.
AMD se prépare pour son avenir hybride, brevette la technologie de « transition des tâches » pour les processeurs et APU Ryzen de nouvelle génération avec gros/petits cœurs
L’architecture Big and Little, qui est une approche hybride dans laquelle un processeur combine différentes adresses IP principales pour un calcul plus rapide, a été observée sur les puces ARM depuis un certain temps déjà. Plus récemment, Intel a donné vie à la technologie sur la plate-forme x86 avec son SOC Lakefield qui combinait les cœurs Atom et Cove. Cette approche hybride est la prochaine étape pour la plate-forme x86, mais nous n’en avons pas encore vu une utilisation à grande échelle, et les logiciels actuels ne sont pas prêts à utiliser correctement le plein potentiel de telles architectures.
Mais avec les puces de nouvelle génération d’Intel et d’AMD visant à utiliser une approche hybride, il semble qu’une mise à jour logicielle soit bientôt attendue. AMD est en effet impatient d’apporter cette technologie à ses processeurs. Cependant, sur la base de rumeurs, les plans n’en sont qu’à leurs débuts.
Selon le dernier brevet (déposé en décembre 2019), AMD explique comment les tâches seront transférées au sein de processeurs hétérogènes. Une approche hétérogène pourrait être interprétée de certaines manières. La gamme existante d’APU AMD est hétérogène car ils contiennent deux IP différentes sur la même puce. Mais ici, AMD fait référence à l’architecture de base comme étant l’implémentation hétérogène.
Un procédé, un système et un appareil déterminent qu’une ou plusieurs tâches doivent être déplacées d’un premier processeur vers un second processeur en comparant des mesures de performance à des seuils associés ou en utilisant d’autres indications. Pour déplacer la ou les tâches du premier processeur vers le deuxième processeur, le premier processeur est bloqué et les informations d’état du premier processeur sont copiées vers le deuxième processeur. Le second processeur utilise les informations d’état et gère ensuite les tâches entrantes à la place du premier processeur.
via Freepatents
Le brevet répertorie les deux IP principales en tant que « gros processeurs » et « petits processeurs ». Comme nous le savons, les approches hybrides utilisent toujours des cœurs plus rapides pour les tâches axées sur les performances et des cœurs plus petits pour les tâches multithread et optimisées pour l’efficacité.
Le brevet montre qu’AMD va connecter les deux IP principales à la même interconnexion tout en communiquant en interne les unes avec les autres, en partageant des tâches telles que l’utilisation du cœur, l’utilisation de la mémoire, l’accès à la mémoire, les états d’alimentation en veille/charge, etc. Les gros noyaux seront ceux qui prendront les principales décisions.
L’approche d’AMD est vraiment intéressante et nous savons d’après les rumeurs qu’ils utiliseront leur architecture Zen 5 de nouvelle génération en tant que « grand processeur » et l’architecture Zen 4D en tant que « petit processeur » pour les APU Strix Point. Ces APU ne sont pas attendus avant 2024, il faudra donc un certain temps avant de voir l’architecture hybride d’AMD en action sur les processeurs Ryzen de nouvelle génération.
Pendant ce temps, comme indiqué ci-dessus, les puces Alder Lake d’Intel apporteront cette approche plus tard cette année et d’énormes mises à jour devraient également être apportées à la nouvelle version de Windows, telles que de nouvelles optimisations du planificateur pour prendre en charge l’architecture hybride. Il reste à voir dans quelle mesure les architectures hybrides seront exécutées sur les plates-formes grand public x86 au cours des deux prochaines années.
